聯電攜手新思科技,加速 14 奈米製程客製化設計

作者 | 發布日期 2017 年 03 月 14 日 18:20 | 分類 國際貿易 , 晶片 , 處理器 follow us in feedly

日前,甫宣布 14 奈米製程進入客戶晶片量產階段的晶圓代工廠聯電,14 日再與新思科技 (Synopsys) 共同宣布,雙方將拓展合作關係,將 Synopsys 的 Custom Compiler 和 Laker 客製化設計工具,應用於聯電的 14 奈米 FinFET 製程上,用以縮短客製化的設計工作。




聯電表示,雙方的此項合作,是為了建立和驗證,用於聯電 14 奈米製程的業界標準 iPDK,並全面支援 Custom Compiler,以提供視覺輔助方案於布局流程。就由此突破性的功能,可縮短客戶於布局和連接 FinFET 元件所需的時程。另外,Custom Compiler 的解決方案整合了 Synopsys 的電路模擬、物理驗證和數位實作工具,為聯電 14 奈米製程的客戶提供完整的客製化設計解決方案。

聯電矽智財研發暨設計支援處林子惠處長表示,聯電與 Synopsys 的長期合作,已為客戶打造許多 iPDK。此次推出的 14 奈米製成的 iPDK,是讓客戶的佈局設計人員,以及聯電的內部團隊在使用 Synopsys 的客製化設計工具後,可提升電路布局於 FinFET 的生產力,幫助客戶在 14 奈米技術量產上,簡化設計過程。

Synopsys 產品銷售副總 Bijan Kiani 則表示,目前 FinFET 製程技術在客戶的受歡迎程度日益提高。而 FinFET 的電路布局則可能是一項挑戰。此次,Synopsys 與聯電合作,為 14 奈米製程啟用 Custom Compiler,客戶可使用 Custom Compiler 的視覺輔助方案來提升 FinFET 布局的生產力。

據了解,針對 Synopsys Laker 和 Custom Compiler 客製化設計工具於 14  奈米及其他製程的 iPDK,可依聯電的要求提供。另外,Custom Compiler 與 Synopsys 的電路模擬、實體驗證、以及數位實作等工具整合,可提供全面性的客製化設計解決方案。其中,Custom Compiler 讓 FinFET 設計的完成時間從數天縮短至數小時。其自動化視覺輔助設計流程,利用佈局設計人員所熟悉的圖像使用模型,以減少編寫複雜程式碼及限制條件。至於,藉由 Custom Compiler,則可無需進行額外設定,便能自動執行例行性及重複性的任務。

( 首圖來源 : 科技新報攝 )