台積電與國際大廠組 UCIe!愛普加入發展 Chiplet 生態系

作者 | 發布日期 2022 年 06 月 20 日 16:29 | 分類 IC 設計 , 記憶體 , 財經 Telegram share ! follow us in feedly


愛普科技今日宣布,正式加入UCIe(Universal Chiplet Interconnect Express)產業聯盟,做為台灣 IC 設計商中首批加入 UCIe 產業聯盟的企業,愛普將積極參與 UCIe 產業聯盟,並與其他成員共同在 UCIe 1.0 版本規範和新一代 UCIe 技術標準的研究與應用,創建更健全的 chiplet 生態系。

UCIe 又稱小晶片互連產業聯盟,由半導體產業中的領先廠商組成,包括國際大廠 Google Cloud、英特爾、Meta、微軟、AMD、高通、三星、台積電及日月光,這十家企業 2022 年 3 月共同成立 UCIe,期能將小晶片互連技術標準化。

目前聯盟已建立 UCIe 1.0 標準,預計促成 chiplet 介面規範的標準化,以形成基礎架構供各種晶片互連,而做為一種開放的互連規範,業界預期 UCIe 能促成膠水晶片生態系的建構,使 chiplet 能在封裝層級實現普遍互聯和開放的生態系統,讓業界突破摩爾定律的限制。

近年來數位轉型、5G、HPC、物聯網等需求及應用,帶動對半導體晶片的需求,並加速半導體新技術的進程,而人工智慧(AI)及高效能運算(HPC)等應用的快速成長,更使得半導體製程對封裝的要求越來越高。

新一代異質晶片設計架構,如小晶片(chiplet)、異質整合與相關的先進封裝技術,逐漸成為業界中竄起的新領域,而愛普全新 DRAM 介面的異質整合高頻寬記憶體 VHM(Very High-Bandwidth Memory)技術,已在 2021 年成功量產。

愛普提供的 VHM 產品,包含客製化 DRAM 設計及 DRAM 與邏輯晶片的整合介面 VHMLInK,藉由 3D 堆疊封裝的異質整合技術,愛普的 VHM 技術可支援小晶片設計架構,透過 WoW(Wafer-on-wafer),以先進封裝技術將邏輯運算核心與記憶體整合為單一晶片,提供記憶體解決方案。 

愛普 AI 事業部副總劉景宏表示,愛普一直積極拓展新的終端應用市場,正打造 AI 事業部的應用生態系,而邊緣運算、高速運算及人工智慧等各類應用場景,都使得 chiplet 的應用提升、一併帶動與相關的客製化記憶體解決方案之整合。

愛普 2021 年成功實現 WoW 技術量產,做為市場中的客製化記憶體領先廠商,具有獨特的產業地位,展望未來營運,希望加入 UCIe 聯盟後,愛普能攜手產業領先者,一同打造全新的 chiplet 生態系。

(首圖來源:愛普)