在人工智慧（AI）以前所未有的速度重塑全球科技版圖的今天，高效能運算（HPC）與AI的結合已成為市場最炙手可熱的焦點。對此，台灣美光先進封裝暨測試營運副總裁張玉琳表示，高頻寬記憶體（HBM）在AI時代扮演呃關鍵角色，其背後源自於極具挑戰性的先進封裝技術，特別是美光所堅持的TCB-NCF（熱壓合非導電膠膜）製程的獨到之處與未來潛力。
張玉琳在Semicon Taiwan以 「AI 時代的 HBM 與先進封裝」發表主題演講時表示，隨著AI模型從GPT-1到GPT-5的演進，訓練所需的數據量（token）呈現了近百萬倍的驚人成長，而模型參數也達到了數十萬的規模。這對記憶體產生了前所未有的渴求。一顆HBM將會消耗掉三顆DRAM的產能，這使得全球DRAM的供應挑戰變得極為嚴峻。
過去，GPU都是透過PCB板與GDDR6記憶體連接。如今，為了追求極致的效能，GPU與HBM記憶體被一同放置在如CoWoS或EMIB等先進的2.5D/3D堆疊平台上。這種架構確保了數據傳輸的最短路徑與平行運算能力，並在散熱和穩定性上獲得了巨大提升。從早期的4層堆疊HMC，到現在業界熱賣的8層、12層甚至16層堆疊的HBM3，顯示出市場對於記憶體容量的需求，促使製造商不斷挑戰堆疊技術的極限。
張玉琳指出，HBM是連接記憶體與處理器距離最短、效率最高的方案。他解釋，記憶體的基本單元即便使用了先進的高K介電質材料，依然需要實體空間，無論是水平擴展還是垂直堆疊。將其整合到採用極紫外光（EUV）等先進製程的邏輯晶片中，不僅成本效益極低，更會因高溫產生漏電問題，影響效能。這正是為何記憶體、射頻（RF）及高功率元件需要透過先進封裝技術進行異質整合，而非單純遵循摩爾定律進行微縮的原因。
事實上，一片12吋的晶圓厚度約為775微米，而HBM3或HBM4單層晶片的厚度，甚至不到其百分之一。因此，根據物理定律，當厚度減半時，應力會增加八倍。若將厚度縮減至原來的二十分之一，所產生的應力將會是驚人的8,000倍。因此，處理這種極薄、極脆弱的晶片，就像在紙片上進行精密的建築工程，但這也為產業帶來了巨大的技術創新機會。從HBM2E到HBM3，接點間距（pitch）縮小了超過一半，而TSV（矽穿孔）的數量則增加了四倍。這些數據的背後，是AI性能得以飛躍式進展的根本原因，同時也給封裝工程師帶來了極其艱鉅的「骯髒活」（dirty job）。
在眾多封裝技術路線中，美光是少數幾家堅持採用TCB搭配NCF製程的公司。雖然這條路線對製程控制的要求極高，但也帶來了獨特的優勢。尤其，相較於主流的底部填充膠製程，預先塗布的NCF在壓合過程中更容易控制膠體的流動與氣泡的產生。如果僅依賴毛細作用的底部填充，氣泡很容易被困在晶片內部；而使用NCF，我們可以更好地將氣泡向外排出。一旦產生氣泡，將可能導致比接點本身更細微的橋接問題，進而引發短路與失效。
張玉琳強調，HBM的製造流程是一個失敗哲學（Fail Philosophy）的展現。從晶圓薄化、切割、堆疊到最終成型，整個過程包含數百個步驟，任何一個環節的微小失誤，如晶片翹曲（warpage）、裂紋（crack）、或粒子污染，都會在後續的堆疊過程中被放大，並導致最終的失敗。因此，整個流程的良率控制如同走鋼索般困難。
而美光憑藉其過去在電子材料與半導體領域超過十年的研發經驗，成功地帶領團隊克服了TCB-NCF製程的挑戰，使其在市場上取得成功，也為美光在HBM領域建立了獨特的技術壁壘。因此，半導體產業正處於一個轉折點。過去，摩爾定律的微縮是推動產業發展的主要動力；而今天，先進封裝技術的投資規模已與前端製程相當，成為延續效能增長的關鍵。
張玉琳最後指出，為了達到更高的速度、更大的頻寬和更低的成本，產業正朝著扇出型（Fan-Out）封裝、更精細的RDL（重佈線層）、以及混合鍵合（Hybrid Bonding）等方向發展。然而，這些新技術也帶來了新的問題，如翹曲、靜電放電（ESD）等可靠性挑戰。工程師在追求30%功耗降低或30%速度提升的同時，也必須面對更嚴峻的散熱與應力管理問題。未來將由新材料、新架構設計以及先進封裝解決方案共同驅動。從HBM記憶體到DRAM、SSD NAND快閃記憶體，再到低功耗DRAM模組，美光正致力於提供全方位的記憶體解決方案，以滿足AI訓練與推論的龐大數據需求，在這場由AI掀起的記憶體革命中，扮演不可或缺的關鍵角色。
(首圖來源：科技新報攝)
科技新報粉絲團
加入好友
訂閱免費電子報
