DRAM 異質整合方案屢獲代工廠採用,拉抬愛普轉型業績

作者 | 發布日期 2020 年 12 月 28 日 11:10 | 分類 晶圓 , 晶片 , 記憶體 Telegram share ! follow us in feedly


為了滿足人工智慧與高效能運算的需求,愛普所開發出的將系統晶片與 DRAM 堆疊在一起的解決方案,受到包括台積電、力積電、武漢新芯等代工大廠的採用,預計將有助已轉型後愛普的營運發展。

由力晶集團轉投資的愛普目前已從 DRAM 顆粒銷售,轉型到 DRAM 解決方案提供商。現階段藉由發表的邏輯晶片與 DRAM 整合的 WoW 堆疊技術,透過收取矽智財 (IP) 的授權金及權利金的相關模式,對客戶提供 3D 堆疊客製化及邏輯介面 IP 的服務。之前,力晶集團創辦人黃崇仁曾經指出,由愛普與台積電合作的邏輯晶片與 DRAM 整合的的 WoW 堆疊技術,全球沒有第 2 家能做,要做這方面這就得就必須要找愛普。

面對當前人工智慧及高效能運算的需求越來越蓬勃,當前的相關解決方案都是採用 2.5D 或 3D 封裝技術,將邏輯晶片及 DRAM 整合封裝在同一晶片中。只是,這樣的做法,邏輯晶片與 DRAM 仍是分開獨立運作的情況,這使得一旦運算資料量太過龐大,即便邏輯晶片的效能強大,但受限於 DRAM 的執行速率,或者是邏輯晶片與 DRAM 間的傳輸介面頻寬,仍會有效能無法發揮的狀態。

而基於以上的因素,各晶圓代工廠開始採用小晶片加上 3D 先進封裝的方式來解決這樣的問題。也就是透過將邏輯晶片及高頻寬記憶體的相互堆疊,加上為兩者間傳輸所新開發的傳輸技術,進一步拉抬包括小晶片之間、邏輯晶片、還有記憶體間的資料傳輸速率,讓整體的運作效能提升。而愛普所開發出的 WoW 堆疊技術,則是晶圓等級的邏輯晶片和 DRAM 垂直異質堆疊,預計將使得高頻寬記憶體的傳輸速度達到數倍的成長,目前除了台積電開始採用之外,力積電方面也將加入。

(首圖來源:科技新報攝)