【台積電股東會】2022 年研發費用逾 1,650 億元,今年量產 N4P,N4X 設計定案

作者 | 發布日期 2023 年 06 月 06 日 10:00 | 分類 半導體 , 晶圓 , 晶片 line share follow us in feedly line share
【台積電股東會】2022 年研發費用逾 1,650 億元,今年量產 N4P,N4X 設計定案


晶圓代工龍頭台積電表示,2022 全年研發費用達 54.7 億美元,擴大技術領先和差異化。5 奈米家族技術邁入量產第三年,貢獻營收 26%。N4 也於 2022 年開始量產,預定推出 N4P 和 N4X 製程。N4P 製程技術研發進展順利,今年量產。另 N4X 是台積電第一個專注高效能運算 (HPC) 技術,今年客戶產品設計定案。

台積電今日舉行年度股東會,營業報告顯示 N3 技術 2022 年量產,有更佳性能、功耗和良率的 N3E 將擴充 N3 家族。N3E 預定下半年量產,N3 和 N3E 客戶參與度非常高,量產第一和第二年產品設計定案數量是 N5 兩倍以上,N3 家族將成為台積電另一個大規模且有長期需求的製程。

台積電接下來 2 奈米將採用奈米片 (Nanosheet) 電晶體結構,提供全製程效能和功耗效率效益。相較 N3E,N2 相同功耗增速 10%~15%,或相同速度功耗降低 25%~30%,滿足日益增加的節能運算需求。N2 提供客戶最佳效能、成本和技術成熟度,並擴展台積電技術領先地位。

台積電不斷突破電晶體微縮的極限,也不斷擴展 3DFabricTM 設計解決方案,以提升系統級效能至新境界。3DFabricTM 結合晶圓級 3D 和先進封裝技術,3D 技術系統整合晶片 (TSMC-SoIC) 晶片堆疊於晶圓之上 (Chip on Wafer,CoW) 2022 年量產,透過將靜態隨機存取記憶體 (Static Random Access Memory,SRAM) 堆疊於邏輯晶圓上,展現顯著效能最佳化。

系統整合晶片 (TSMC-SoIC) 晶圓堆疊於晶圓之上 (Wafer on Wafer,WoW) 則透過深溝槽電容晶圓上堆疊 7 奈米邏輯晶圓,為 2022 年的高效能運算 (HPC) 產品展現卓越系統效能強化。先進封裝方面,CoWoS-S 整合多個系統單晶片 (SoC)、高頻寬記憶體 (HBM) 堆疊和三倍光罩尺寸矽基板,成功 2022 年量產,支援高效能運算 (HPC) 產品。整合型扇出 (InFO) 先進封裝技術方面,整合多個系統單晶片 (SoC) 和兩倍光罩尺寸扇出封裝的整合型扇出暨基板封裝技術 (InFO-oS),亦成功量產。

最後,台積電為了支援客戶釋放創新、產品迅速上市,提供完備基礎架構,為客戶最佳化設計效率和週期。台積電持續拓展開放創新平台 (Open Innovation Platform,OIP),2022 年提供超過 5.5 萬個資料庫與矽智財組合,並從 0.5 微米至 3 奈米超過 4.3 萬個技術檔案及超過 2,900 個製程設計套件。

(首圖來源:shutterstock)