聯電攜手智原 發表 28 奈米 HPCU 製程可編程解決方案

作者 | 發布日期 2016 年 08 月 04 日 9:32 | 分類 晶片 , 會員專區 , 網通設備 Telegram share ! follow us in feedly


晶圓代工廠聯電與旗下 IC 設計廠智原 3 日共同宣布,發表智原於聯電 28 奈米 HPCU 製程上,可編寫程式設計 12.5Gbps 高速解串器(SerDes)的實體層矽智財(PHY IP)解決方案。此次,智原成功結合聯電推出的 SerDes PHY,為聯電 28 奈米高介電金屬閘極(High-K / Metal Gate )的後閘極技術製程平台中,一系列高速 I/O 解決方案的第一步。

本篇文章將帶你了解 :
  • 聯電攜手智原 發表 28 奈米 HPCU 製程可編程解決方案