聯電推出 40 奈米 SST 嵌入式快閃記憶體製程，東芝 MCU 評估採用 |
作者
Atkinson |
發布日期
2017 年 12 月 21 日 18:30 |
分類
國際貿易
, 晶片
, 會員專區
|
晶圓代工廠聯電 21 日宣布，推出 40 奈米結合 Silicon Storage Technology（SST）嵌入式 Super Flash 非揮發性的記憶體製程平台。而新推出的 40 奈米 SST 嵌入式快閃記憶，較當前量產的 55 奈米製程在單元尺寸上減少逾 20% ，並使整體記憶體面積縮小 20% 到 30%。目前，日本半導體大廠東芝電子元件暨儲存產品公司已開始評估其微處理器（MCU）晶片於聯電 40 奈米 SST 技術製程平台的適用性。
