三星晶圓代工 AI 時代布局三大新藍圖，先進製程 SF1.4 Plus 將於 2030 年亮相

根據韓國媒體 ZDNet Korea 報導，韓國三星宣告在人工智慧（AI）大轉型時代，三星晶圓代工將進化為連結產品、基礎設施、客戶與合作夥伴的「Nexus（核心樞紐）」。

報導指出，三星認為與過去單一企業就能完成記憶體半導體成品的時代不同，如今高效能的 AI 邏輯晶片必須仰賴從 IC 設計（Fabless）到晶圓代工等無數合作夥伴的緊密連結才能實現。為完成會思考的晶片，三星提出了三大發展藍圖，包括製程微縮、次世代記憶體結合，以及設計生態系的創新。

藍圖一：製程路線圖具體化與 DTCO 技術極大化

在最先進製程方面，三星正式公布了時間表，最尖端的 1.4 奈米（SF1.4）製程正以 2029 年量產為目標順利開發中，而良率與效能進一步提升的改良版節點 SF1.4 Plus 預計於 2030 年亮相。此外，市場需求龐大的 2 奈米製程將在 2027 至 2028 年間轉換為效能改良版的 SF2P Plus，隨後演進為維持 IP 相容性的次世代製程 SF2X。

為克服製程微縮的物理極限，三星計畫利用設計與技術協同最佳化（DTCO）技術。以 2 奈米製程為例，功耗成功降低了 26%，其中超過一半的改善幅度歸功於 DTCO。因此，三星預期未來世代的效能提升幾乎都將仰賴該技術。同時，三星也將 AI 晶片不可或缺的 SRAM 縮小至世界最小尺寸，確保了高密度資料儲存能力。

藍圖二：邏輯與記憶體技術的整合

在次世代超高速 AI 記憶體領域，第六代高頻寬記憶體（HBM4）底層關鍵的基礎裸晶（Base Die），三星正採用自家的 4 奈米製程（SF4X）來製造。三星表示，受惠於與記憶體事業部的緊密合作，目前已在每秒 10 Gigabit（Gbps）的速度下確認了極純淨的訊號，並確保了可穩定加速至最高 11.7 Gbps 的技術。

此外，針對晶片間連接的驗證作業，三星改變了過去耗時且以手工作業為主的類比設計方式，開發出名為「3D DRAM PHY」的數位自動化解決方案，預計將大幅縮短客戶在晶片設計與模擬上的時間。