台積電 7 奈米將於 2018 年聯合客戶推出首款加速器專屬測試晶片

作者 | 發布日期 2017 年 09 月 11 日 18:09 | 分類 國際貿易 , 晶片 , 處理器 follow us in feedly

晶圓代工龍頭台積電 7 奈米製程再邁進一步,11 日宣布,與旗下客戶包括 Xilinx(賽靈思)、ARM(安謀國際)、Cadence Design Systems(益華電腦)等公司聯手打造全球首款加速器專屬快取互連一致性測試晶片(Cache Coherent Interconnect for Accelerators,CCIX)。該測試晶片旨在提供概念驗證的矽晶片,展現 CCIX 的各項功能,證明多核心高效能 ARM CPU 能透過互連架構和晶片外的 FPGA 加速器同步運作。該晶片將採用台積電 7 奈米 FiNFET 製程技術,將於 2018 年正式量產。




台積電表示,由於電力與空間的侷限,資料中心各種加速應用的需求也持續攀升。像是大數據分析、搜尋、機器學習、無線 4G / 5G 網路連線、全程在記憶體內運行的資料庫處理、影像分析以及網路處理等應用,都能透過加速器引擎受益,使資料在各系統元件間無縫移轉。無論資料存放在哪裡,CCIX 都能在各元件端順利存取與處理資料,不受資料存放位置的限制,亦不需要複雜的程式開發環境。

CCIX 可充分運用既有的伺服器互連基礎設施,還提供更高的頻寬、更低的延遲以及共用快取記憶體的資料同步性。這不僅大幅提升加速器的實用性以及資料中心平台的整體效能與效率,亦能降低切入現有伺服器系統的門檻,以及改善加速系統的總體擁有成本(TCO)。

這款採用台積電 7 奈米製程的測試晶片將以 ARM 最新 DynamIQ CPUs 為基礎,並採用 CMN-600 互連晶片內部匯流排以及實體物理 IP。為驗證完整子系統,Cadence 還提供關鍵輸出入埠(I/O)以及記憶體子系統,其中包括 CCIX IP 解決方案(控制器與實體層)、PCI Express 4.0/3.0(PCIe 4/3)IP 解決方案(控制器與實體層)、DDR4 實體層、包括 I2C、SPI、QSPI 在內的周邊 IP、相關 IP 驅動器。

未來,合作廠商運用 Cadence 的驗證與實體設計工具實現測試晶片。測試晶片透過 CCIX 晶片對晶片互連一致協定,可連線到 Xilinx 的 16 奈米 Virtex UltraScale+ FPGA。測試晶片預計於 2018 年第1季初投片,量產晶片預訂於 2018 下半年開始出貨。

(首圖來源:科技新報攝)