IC 設計大廠創意電子宣布導入 EDA 大廠 Ansys 開發的突破性模擬工作流程，加速 Advanced-IC 設計。該工作流程可促進跨 CoWoS、InFO 和中介層的設計創新，包括創意電子日前宣布經過矽驗證的 GLink （GUC multi-die interLink） 介面，這對開發尖端 AI、HPC 和資料中心網路應用是不可或缺的要素。
創意電子為維持市場領導地位，工程師必須以前所未見的速度製作、模擬與最佳化，並保證首次設計成功與元件效能最佳化。但模擬流程仍面臨重大障礙，特別是在 CoWoS、InFO 設計操作和元件網格 （device meshing） 等複雜領域。
Ansys HFSS 3D Layout 的工作流程導入 ECADXplorer 等創新工具，幫助創意電子工程師加速模擬並解決挑戰度高的幾何設計。ECADXplorer 是一種功能強大的 GDS 編輯平台，可簡化設計操作，帶動快速模擬。工作流程整合尖端網格技術和 Ansys 領導業界的 3D HFSS 解決方案，可將模擬設定時間從數小時縮短至數分鐘。這有助創意電子 Advanced-IC 設計師以高效率和最高保真度萃取元件的 S 參數模型。除此之外，它也能帶動 GLink 等改變遊戲規則的技術，GLink 的耗電量較替代解決方案減少 6~10 倍，需要的晶片面積也少 2 倍。
創意電子技術長 Igor Elkanovich 表示，Advanced-IC 封裝設計因為提升功能、降低耗電量和縮小面積等不斷成長的需求，變得高度複雜。AI、HPC 和網路客戶大量採用我們的 GLink， 有助創意電子實現承諾，建立廣泛的智財組合，並深化先進封裝設計專業知識。HFSS 3D Layout 幫助我們工程團隊減少 Advanced-IC 設計度複雜度、整合異質晶片，並改善多晶片效能，大幅加快客戶獲得新 AI、HPC、和資料中心網路產品時程。
Ansys 資深副總裁 Shane Emswiler 表示，Ansys 透過這種提昇型工作流程，大幅簡化設計流程，增加創意電子 Advanced-IC 設計師的生產力。創意電子工程師運用 HFSS 3D Layout，快速製作完整參數模型、進行電子封裝設計研究並探索更多類設計選項，在量產前評估各種得失，顯著減少開發時間和成本。
（首圖來源:科技新報攝）
